Walaupun industri membahaskan sama ada penskalaan 2nm masih boleh dilaksanakan, peralihan yang lebih kritikal sedang dijalankan: walaupun kita boleh mengecilkan lagi transistor, prestasi dan kecekapan tidak lagi bertambah baik secara automatik.Tiada tempat yang lebih benar daripada dengan SRAM, yang pernah menjadi blok paling standard dan stabil dalam cip.
Apabila tatasusunan SRAM semakin besar dan garisan bit dilanjutkan, isu yang teruk muncul: kelewatan RC yang semakin meningkat, kegagalan penulisan akhir dan penggunaan kuasa yang lebih tinggi.SRAM bukan lagi sel memori yang mudah—ia telah menjadi a kesesakan utama yang menentukan sama ada cip canggih boleh beroperasi dengan pasti.
Kejayaan sebenar pada 2nm bukanlah kepadatan yang lebih tinggi sahaja.Ia adalah kesedaran bahawa SRAM mesti berkembang daripada masalah peringkat peranti kepada a cabaran reka bentuk peringkat sistem, diselesaikan dengan menggabungkan proses, litar dan inovasi reka letak.
Mesej Teras
Pada nod 2nm, SRAM berhenti mengikuti penskalaan proses.Ia memasuki era DTCO (Pengoptimuman Bersama Teknologi Reka Bentuk) untuk menerobos kesesakan dalam ketumpatan, kuasa dan lebar jalur pada masa yang sama.
SRAM: Blok Penskalaan Paling Sukar dalam Proses Lanjutan
Penskalaan SRAM telah perlahan dengan mendadak, menyimpang daripada penskalaan logik linear.Peningkatan berterusan kini memerlukan pengoptimuman bersama yang mendalam antara proses dan reka bentuk.
Pada 2nm dan seterusnya, SRAM tidak boleh mengecut dengan proses itu—ia mesti direka semula dari bawah ke atas.
Infleksi Teknologi: Lembaran Nano pada 2nm
Era 2nm membawa perubahan struktur dalam transistor:
- Peralihan: FinFET → Lembaran Nano (GAA)
- Nisbah Ion/Ioff yang lebih tinggi (keupayaan baca/tulis lebih kuat)
- Kebocoran yang lebih rendah
- Kawalan saluran pendek yang lebih baik
Keputusan: Setiap bitline boleh menyokong hampir dua kali lebih banyak sel, memberikan rangsangan kepadatan yang besar.
Konflik Teras: Keuntungan Ketumpatan lwn. Kemerosotan Isyarat
Ketumpatan yang lebih tinggi menimbulkan masalah baharu:
- Talian bit lebih panjang → kelewatan RC meningkat
- Keupayaan menulis yang terdegradasi pada sel hujung
- Prestasi NBL hujung jauh lebih lemah daripada hujung hampir
Tatasusunan yang lebih besar tidak membawa keuntungan tulen-mereka memperkenalkan herotan isyarat dan risiko kebolehpercayaan.
Penyelesaian: Inovasi SRAM Peringkat Sistem
SRAM moden bergantung pada rangkaian penuh inovasi litar dan susun atur untuk mengatasi had fizikal:
1. FE-Write Assist
Pemanduan dua sisi dan gandingan logam memulihkan prestasi tulis hujung ke tahap hampir hujung.
2. FE-Pra-Pengecas
Mempercepatkan pengecasan talian bit untuk menyelesaikan kesesakan kelajuan daripada talian bit yang panjang.
3. Susun Atur Padat
Konfigurasi 2bit‑3row meningkatkan kecekapan tatasusunan dan ketumpatan melangkaui penskalaan peranti.
4. SRAM Dipam Berganda
Mendayakan 1 baca + 1 tulis setiap kitaran, meningkatkan lebar jalur tanpa penalti kawasan (berbanding 8T SRAM).
5. Dwi Penjejakan
Pengoptimuman margin voltan dinamik meningkatkan kekerapan sebanyak 6% dan mengurangkan kuasa sebanyak 11%.
Keputusan Akhir: Ketumpatan, Kecekapan, Lebar Jalur Semuanya Diperbaiki
SRAM Nanosheet 2nm mencapai metrik terobosan:
- Ketumpatan: 38.1 Mb/mm²
- Peningkatan Vmin: >300mV
- Kekerapan: 4.2GHz @ 1.05V
- Kecekapan: ~1.19× lwn. 3nm SRAM
SRAM kini berkembang untuk memenuhi permintaan seni bina AI dan HPC.
Implikasi Industri
Persaingan semikonduktor lanjutan telah beralih:
- Daripada prestasi transistor → memori + interconnect + keupayaan reka bentuk sistem
- SRAM telah menjadi penentu tersembunyi prestasi dan kecekapan cip AI
Kesimpulan
Dalam era 2nm, kemajuan SRAM tidak lagi datang daripada dimensi yang mengecut.Ia datang dari pengoptimuman reka letak litar peranti (DTCO), menggunakan kaedah peringkat sistem untuk melepasi had fizikal.
SRAM bukan lagi hanya mengikut proses lanjutan—ia mentakrifkan semula nilai proses lanjutan untuk AI dan pengkomputeran berprestasi tinggi.